Multifunktions-Netzwerkcontroller netX 50

Multiprotokoll2 PortsDatenübertragung

Übersicht
Der netX 50 ist ein integrierter Netzwerk‑Controller für die industrielle Kommunikation und deckt Fieldbus‑ sowie Real‑Time‑Ethernet‑Anwendungen ab. Er kann als Companion‑Chip an einer Host‑CPU über ein integriertes Dual‑Port‑Memory betrieben werden oder als eigenständige Lösung mit digitalen Ein‑/Ausgängen. Der Baustein enthält die 32‑Bit‑CPU ARM 966E‑S (200 MHz) mit 112 KB RAM und 64 KB ROM; eine externe Speichererweiterung ist über den 32‑Bit‑Memory‑Controller (SDRAM, SRAM, FLASH) möglich. Umfangreiche Peripherien und serielle Schnittstellen (UART, USB, SPI, I²C) sowie integrierter IO‑Link‑ und CCD‑Controller erhöhen die Einsatzflexibilität.

Highlights

• Flexibler High‑End‑Netzwerk‑Controller mit Host‑Schnittstelle oder Stand‑Alone‑Betrieb für digitale E/A
• Zwei Kommunikationskanäle für Real‑Time‑Ethernet oder Feldbus mit integrierten PHYs
• Integriertes Dual‑Port‑Memory, Extension‑Bus‑Option und DMA/Triple‑Buffer‑Unterstützung für hohe Datenraten

Unterstützte Protokolle

• VARAN Client
• Sercos Slave
• PROFINET IO‑Device
• PROFIBUS DP Slave
• POWERLINK Controlled Node
• Open Modbus/TCP Server
• Open Modbus/TCP Client
• EtherNet/IP Adapter
• EtherCAT Slave
• DeviceNet Slave
• CC‑Link Slave
• CANopen Slave

Bestellinformation
Produktname | Artikelnummer | Kurzbeschreibung
NETX 50 | 2230.000 | Netzwerk‑Controller für Feldbus‑Slave und Real‑Time‑Ethernet‑Slave mit Memory‑Controller

Technische Spezifikationen

• CPU: ARM 966E‑S, 32‑Bit, 200 MHz
• Interner Speicher: 112 KByte RAM, 64 KByte ROM
• Integriertes Dual‑Port‑Memory für Host‑Kommunikation und Statusinformationen
• Memory‑Controller 32‑Bit: unterstützt SDRAM, SRAM, FLASH extern
• Zentrales Daten‑Switch mit fünf Datenpfaden, das ARM, Kommunikations‑, Host‑ und DMA‑Controller verbindet
• Zwei konfigurierbare Kommunikationskanäle mit zweistufiger Controller‑Struktur (dedizierte ALUs + microcode‑gesteuerte Logik)
• Integrierte Ethernet‑PHYs (reduziert externe Ethernet‑Beschaltung auf passive Bauelemente)
• xMAC (Medium Access Controller) und xPEC (Protocol Execution Controller) für Buszugriff und Telegrammsteuerung
• DMA‑gestützte Blocktransfers und optionale Triple‑Buffer‑Logik für konfliktfreien Datenaustausch
• Peripherie: UART, USB, SPI, I²C; integrierter IO‑Link‑Controller und CCD‑Controller