ProduktübersichtDer AM625 ist ein System‑on‑Chip (SoC) für Mensch‑Maschine‑Interaktion (HMI) aus der AM62x Sitara™ Familie. Er bietet skalierbare Arm® Cortex‑A53 CPU‑Konfigurationen mit eingebetteter Edge‑AI‑Funktionalität, Dual‑Full‑HD‑Display‑Unterstützung, 3D‑Grafikbeschleunigung und ein umfangreiches Peripherie‑Set für industrielle und automotive HMI‑, Gateway‑ und Multimedia‑Anwendungen.
Parameter (Kurz)- CPU‑Optionen: 1 / 2 / 4 × Arm Cortex‑A53 bis 1,4 GHz.
- Frequenz (MHz): 1400.
- Coprocessor: 1 × Arm Cortex‑M4F (bis 400 MHz).
- Grafikbeschleunigung: 3D GPU; OpenGL ES 3.1, Vulkan 1.2.
- Display‑Typ: MIPI DPI, OLDI; Dual Full‑HD.
- Protokolle: Ethernet, TSN, IEEE1588.
- Hardware‑Beschleuniger: CPU; programmierbares PRU‑Subsystem.
- Betriebssysteme: Android, Linux.
- Sicherheit: Secure boot, TEE, HSM.
- Betriebstemperaturbereich: −40 °C bis +125 °C.
- Edge AI aktiviert: Ja.
Prozessorkerne und Caches- Bis zu quad 64‑bit Arm Cortex‑A53 Microprozessor‑Subsystem bis 1,4 GHz mit 512 KB L2 Shared Cache (SECDED ECC) in Quad‑Konfiguration.
- Jeder Cortex‑A53 Kern: 32 KB L1 DCache (SECDED ECC) und 32 KB L1 ICache (Parity).
- Single‑Core Arm Cortex‑M4F MCU bis 400 MHz für Echtzeit‑ und Safety‑Aufgaben mit 256 KB SRAM (SECDED ECC).
- Dedizierter Device/Power Manager für Low‑Power‑Steuerung und Domänen‑Isolation.
Multimedia und Grafik- Display‑Subsystem: Dual‑Display‑Support, je 1920×1080 @60 fps (z. B. 1×2048×1080 + 1×1280×720).
- Pixel‑Clock bis 165 MHz mit unabhängigen PLLs pro Display; unterstützt OLDI (4‑Lane LVDS ×2) und DPI (24‑bit RGB LVCMOS).
- Display‑Safety‑Funktionen: Freeze‑Frame‑Erkennung und MISR‑Datenprüfung.
- 3D GPU: ≥1 Pixel/Takt; Fillrate >500 Mpixel/s, >500 MTexels/s, >8 GFLOPs; unterstützt ≥2 Composition Layers und Formate ARGB32, RGB565, YUV; OpenGL ES 3.1 und Vulkan 1.2. 2D‑Grafikfähig.
- MIPI CSI‑2 Kameraempfänger (4‑Lane D‑PHY) unterstützt 1–4 Lanes, bis zu 1.5 Gbps/Lane, virtuelle Kanäle und DMA in DDR.
Speichersubsystem- On‑Chip RAM bis zu 816 KB, mehrere Bänke (OCSRAM 64 KB SECDED ECC, SMS Partitionen, M4F SRAM, Device/Power Manager RAM).
- DDR‑Subsystem: unterstützt LPDDR4 und DDR4; 16‑bit Datenbus mit Inline‑ECC; bis 1600 MT/s; adressierbar bis 8 GB (DDR4), 4 GB (LPDDR4).
Sicherheit- Secure Boot mit hardware‑enforced Root‑of‑Trust; Unterstützung für Backup RoT Key Switching, Takeover Protection und Anti‑Rollback.
- Trusted Execution Environment (TEE) basierend auf Arm TrustZone; umfangreiche Firewall/Isolation‑Funktionen.
- Dedizierter Security Controller mit programmierbarem HSM‑Core und dediziertem Security DMA & IPC Subsystem.
- Kryptografische Beschleunigung: AES (128/192/256), SHA2, DRBG mit TRNG, PKA für RSA/ECC, session‑aware Crypto Engine.
- Sicherer, softwaregesteuerter Debug‑Zugriff und security‑aware Debug‑Funktionen.
PRU und Echtzeit- Dual‑Core Programmable Real‑Time Unit Subsystem (PRUSS) bis 333 MHz für cycle‑accurate GPIO und kundenspezifische Echtzeit‑Protokolle (UART, I2C, externer ADC etc.).
- PRU‑Speicher: 16 KB Programm/PRU (SECDED ECC), 8 KB Data/PRU (SECDED ECC), 32 KB General‑Purpose Memory (SECDED ECC); CRC HW Accelerator und industrielle Timer/Interrupt‑Controller.
Hochgeschwindigkeits‑Schnittstellen und Konnektivität- Integrierter Ethernet‑Switch (3‑Port: 1 intern + 2 extern) mit RMII (10/100) oder RGMII (10/100/1000), IEEE1588‑Support, Clause 45 MDIO, ALE Packet Classifier, Priority‑based Flow Control und TSN.
- Zwei USB 2.0 Ports (Host, Device oder Dual‑Role) mit VBUS‑Erkennung.
- Allgemeine Konnektivität: 9× UART, 5× SPI, 6× I2C, 3× McASP Audio Ports, 3× ePWM, 3× eQEP, 3× eCAP, vollständige GPIO‑Unterstützung.
- 3× CAN‑Module mit CAN‑FD Unterstützung (konform zu CAN 2.0A/B und ISO 11898‑1, bis 8 Mbps).
Medien, Speicher und Boot‑Optionen- 3× MMC/SD/SDIO (1× 8‑bit eMMC bis HS200; 2× 4‑bit SD/SDIO bis UHS‑I).
- GPMC für parallele Host‑Interfaces (NAND, NOR, SRAM) mit BCH/Hamming ECC‑Support und Error Locator Module (ELM).
- OSPI/QSPI mit DDR/SDR‑Support, XIP‑Modus mit optionaler On‑the‑fly‑Verschlüsselung; unterstützt serial NOR/NAND bis 4 GB adressierbar.
- Boot‑Optionen: UART, I2C EEPROM, OSPI/QSPI Flash, GPMC NOR/NAND, Serial NAND, SD Card, eMMC, USB Host/Device, Ethernet.
Power‑Management- Low‑Power Modi durch Device/Power Manager: Partial IO Wakeup (CAN/GPIO/UART), DeepSleep, MCU‑only, Standby und dynamische Frequenzskalierung für Cortex‑A53.
- Empfohlenes Companion PMIC: TPS65219.
Funktionale Sicherheit & Qualifikation- Entwickelt für funktionale Sicherheitsanwendungen (zielgerichtet ISO 26262 System‑Fähigkeit bis ASIL D; Hardware‑Integrität bis ASIL B; Safety‑Dokumentation und Zertifizierungspläne z. B. TÜV SÜD vorgesehen).
- AEC‑Q100 qualifiziert.
Technologie & Gehäuse- 16 nm Fertigungstechnologie.
- Package‑Optionen: 13 mm × 13 mm, 0.5 mm Pitch, 425‑pin FCCSP BGA (ALW) und 17.2 mm × 17.2 mm, 0.8 mm Pitch, 441‑pin FCBGA (AMC).
Zusätzliche Hinweise- AM62x‑Familienpositionierung: kosteneffiziente Sitara™ MPUs für Linux‑Anwendungsentwicklung mit skalierbarer Cortex‑A53‑Leistung, Dual‑Displays und GPU‑Beschleunigung für HMI und Industrie/Automotive‑Anwendungen.
- Enthält Tools und Dokumentation: Datenblatt, Technical Reference Manual, Errata, Application Notes sowie Board‑ und Power‑Guides zur Unterstützung von Design und Einsatz.
Technische Spezifikationen- Produktname: AM625
- Brand: Texas Instruments
- CPU‑Optionen: 1 / 2 / 4 × Arm Cortex‑A53 bis 1,4 GHz
- MCU Coprocessor: 1 × Arm Cortex‑M4F bis 400 MHz (256 KB SRAM)
- GPU: 3D GPU, OpenGL ES 3.1, Vulkan 1.2, Fillrate >500 Mpixels/s
- Displays: Dual Full‑HD (1920×1080 @60fps), MIPI DPI, OLDI
- Ethernet: integrierter 3‑Port Switch, TSN fähig, RGMII/RMII, IEEE1588
- Memory: LPDDR4/DDR4 bis 1600 MT/s; On‑Chip RAM bis 816 KB
- Sicherheit: Secure Boot, HSM, AES/SHA2/PKA, TRNG, TEE Support
- PRU: Dual PRU Subsystem bis 333 MHz
- High‑Speed I/O: 2× USB2.0, 9× UART, 5× SPI, 6× I2C, McASP×3, CAN‑FD×3, GPMC, OSPI/QSPI
- Betriebstemperatur: −40 °C bis +125 °C
- Power‑Lösung: TPS65219 empfohlen
- Prozess / Gehäuse: 16 nm; FCCSP 13×13 mm (425 Pin ALW) und FCBGA 17.2×17.2 mm (441 Pin AMC)