Projektentwicklungssoftware Catapult®

OptimierungSteuerungQualität

Das breiteste Portfolio an Hardware-Design-Lösungen für C++- und SystemC-basierte High-Level-Synthese (HLS). Catapults Physical-Aware Multi-VT-Modus mit Low-Power-Schätzung und -Optimierung sowie eine Reihe von führenden Verifikationslösungen machen HLS von Siemens zu mehr als nur "C to RTL". Kunden diskutieren über ihre HLS-Anwendung in der realen Welt In den letzten Jahren hat sich der Einsatz von HLS für das Chipdesign aufgrund der zunehmenden Komplexität von Design und Verifikation sowie des Zeitdrucks bei der Markteinführung explosionsartig entwickelt. HLS ermöglicht es Entwicklern, ihre Chips schneller auf den Markt zu bringen, indem sie den gesamten Design- und Verifikationsablauf verkürzen. Catapult High-Level-Synthese-Lösungen Die Catapult-Syntheselösungen von Siemens bieten C++- und SystemC-Sprachunterstützung, FPGA- und ASIC-Unabhängigkeit, ASIC-Leistungsabschätzung und -Optimierung sowie die neueste physikalisch bewusste Multi-VT-Bereichs- und Leistungsoptimierung. Catapult High-Level-Verification-Lösungen Alles, was Sie brauchen, um Ihren High-Level-Verifikationsablauf zu beschleunigen. Reduzieren Sie die Verifikationszeit und -kosten um bis zu 80 % durch Design Checking, Code und Functional Coverage sowie Formal.