Simulationssoftware HyperLynx

LeiterplattenbestückungProjektentwicklungModellierung

Kurzbeschreibung HyperLynx ist eine integrierte Software‑Suite zur Analyse und Verifikation von PCB‑Designs und deckt Schaltplan‑Exploration, Pre‑Layout‑Simulation, Post‑Layout‑Verifikation sowie 2D/2.5D/3D‑EM‑Modellierung ab. SI, PI, EM und DRC‑Funktionen sind in einheitlichen Workflows verfügbar, inklusive Automatisierung und Optimierung.

Kernfunktionen

• Pre‑Layout‑Erkundung und Festlegung von Constraints zur Definition herstellbarer Regeln und Stackups
• Signalintegritätsanalyse (SI) für allgemeine Signale, SerDes und DDR‑Schnittstellen mit protokollbewussten Prüfungen
• Leistungsintegritätsanalyse (PI): DC‑Drop, AC/Entkopplung und transiente PDN‑Bewertung
• 2D/2.5D/3D‑EM‑Modellierung mit Full‑Wave‑ und Hybrid‑Solvern für hochauflösende EM‑Analysen
• Automatisierte Design‑Rule‑Checks (DRC) und Topologieextraktion nach dem Layout für große Designs
• Analog/Mixed‑Signal‑Simulation (AMS) auf SPICE‑Basis und Mehrdomänenkopplung
• Automatisierte Optimierer: Parameter‑Sweeps, expertengeführte Exploration und Response‑Surface‑Methoden

Produktfamilie / Anwendungen

• HyperLynx Signal Integrity (HL‑SI)
• HyperLynx Power Integrity (HL‑PI)
• HyperLynx Advanced Solvers (3D EM)
• HyperLynx Design Rule Check (HL‑DRC)
• HyperLynx Analog/Mixed‑Signal (HL‑AMS)
• HyperLynx Schematic Analysis (HL‑SA)
• Z‑Planner Enterprise (Lagenplanung & Materialbibliothek)

Hauptvorteile

• Integrierte SI/PI/EM/DRC‑Umgebung mit nahtlosem Datentransfer von Schaltplan zu Layout
• Progressiver Verifizierungsworkflow: schnelle Regelprüfungen gefolgt von high‑fidelity Simulationen
• Protokollbewusste Compliance‑Prüfungen und lieferantenspezifische Link‑Analysen für DDR und SerDes
• Batch‑ und automatisierte Workflows für große Multi‑Channel‑Designs
• Skalierbar von Einsteigern bis zu Experten mit etablierten Standard‑Workflows und erweiterten Solver‑Optionen

Typische Anwendungsfälle

• Frühe Schaltplanprüfung zur Erkennung von Verdrahtungs‑ und Verbindungsfehlern
• Pre‑Layout‑Simulation und Lagenaufbau‑Planung zur Festlegung produzierbarer Constraints
• Post‑Layout‑Sign‑off für SI/PI/EMC und Compliance bei großen Multi‑Channel‑Boards
• Automatisierte Analyse serieller Links mit PASS/FAIL‑Berichten und Margenquantifizierung
• PDN‑Optimierung und Anpassung von Entkoppelnetzwerken für transiente Stromanforderungen

Charactéristiques / spécifications techniques

• Unterstützte Analysen: SI (Zeit/Frequenz), PI (DC/AC/transient), AMS (SPICE), EM 2D/2.5D/3D
• Protokollabdeckung: Unterstützung für DDRx‑Familien und 250+ serielle Protokollvarianten
• Optimierung: Parameter‑Sweeps, Expertenregeln, Response‑Surface‑Methoden
• Workflow‑Integration: Schaltplan → Layout → Verifikation, automatische Topologieextraktion
• Lagenplanung: Z‑Planner Enterprise mit Materialbibliothek, Kupferrauigkeit und Verlustmodellierung