Das breiteste Portfolio an Hardware-Design-Lösungen für C++- und SystemC-basierte
High-Level-Synthese (HLS). Catapults Physical-Aware, Multi-VT-Modus, mit
Low-Power-Schätzung und -Optimierung sowie eine Reihe von führenden Verifikations
lösungen machen HLS von Siemens zu mehr als nur "C to RTL".Design Platform Empowering Designers
Catapult High-Level-Synthese und Verifikation Datenblatt
Branchenführende C++/SystemC-High-Level-Synthese mit Low-Power-Schätzung/Optimierung. Design-Checking, Code- und Funktionsüberdeckungsprüfung sowie formale Verifikation machen HLS zu mehr als nur "C to RTL".
Catapult High-Level-Synthese-Lösungen
Die Catapult-Syntheselösungen von Siemens bieten C++- und SystemC-Sprachunterstützung, FPGA- und ASIC-Unabhängigkeit, ASIC-Leistungsabschätzung und -optimierung sowie die neueste physikalisch bewusste Multi-VT-Bereichs- und Leistungsoptimierung.
Catapult High-Level-Verification-Lösungen
Alles, was Sie brauchen, um Ihren High-Level-Verifikationsablauf zu beschleunigen. Reduzieren Sie die Verifikationszeit und -kosten um bis zu 80 % durch Design Checking, Code und Functional Coverage sowie Formal.
---