Ableitstromtester M2 Wafer Edition

SpannungHochspannungStromimpuls

Kurzbeschreibung
Hochspannungs-Lösung für Wafer-Tests von SiC- und Si-Bauelementen. M2 Wafer Edition integriert einen 10 kV DC-Generator zur Früherkennung fehlerhafter Hochspannungs-Die auf Wafer-Ebene vor der Singulation, wodurch das Packaging fehlerhafter Teile reduziert und die Ertragsanalyse beschleunigt wird.

Übersicht
Wide‑bandgap SiC-Technologie ermöglicht eine neue Klasse hochspannungsfähiger Leistungshalbleiter für Transporte, Energieübertragung und erneuerbare Energien. M2 Wafer Edition führt parametrische und Belastungstests bis 10 kV auf Wafer-Ebene durch, um Durchbruch, Leckstrom und Robustheit vor dem Packaging zu prüfen. Die M2-Plattform ist für kontinuierlichen 24/7-Produktionseinsatz ausgelegt: robust, präzise und modular, um die Hochvolumenfertigung zu unterstützen und Betriebsunterbrechungen zu minimieren. Die erweiterbare Architektur erlaubt das Nachrüsten zusätzlicher Testfunktionen bei sich ändernden Produktanforderungen.

Gründe

• Prüfung von Leistungshalbleitern bei höchsten Spannungen. 10 kV DC-Generator ermöglicht Tests moderner wide bandgap-Architekturen bis an ihre Betriebsgrenzen.
• Früherkennung von Defekten. DC-, UIS- und Rg-Abdeckung auf Wafer-Ebene (Pro-Variante) identifiziert fehlerhafte Die vor Singulation und Packaging.
• Sicherheit und Schutz. Wafer-Sonden und Testgeneratoren sind durch SocketSafe™-Technologie gegen UIS-bedingte Durchbrüche geschützt.

Produktpräsentation — Spezifikationen (Variantenvergleich)
MERKMALE / KONFIGURATIONEN: Wafer UHV | Wafer UHV Pro

Anzahl der Testsites
Wafer UHV: 1 x DC-Site
Wafer UHV Pro: 1 x kombinierte DC + Rg + UIS-Site

Parametrischer DC-Test
Beide Varianten: 10 kV, 200 A (integriert)

Gate‑Oxid und Qualität
Wafer UHV: —
Wafer UHV Pro: Messung von Gate-Widerstand und Kapazität

UIS Avalanche / Body‑Diode‑Qualität
Wafer UHV: —
Wafer UHV Pro: 5 kV, 200 A unge-klemmte induktive Last (UIS)

Hinweise
Die Plattform ist modular und erweiterbar; die UHV Pro-Variante integriert kombinierte Tests (DC, RG, UIS) in einer Site zur frühen Charakterisierung der Gate- und Body‑Diode‑Robustheit im Fertigungsfluss.